arma-thesis

git clone https://git.igankevich.com/arma-thesis.git
Log | Files | Refs | LICENSE

commit b3d6775a4f590020750d62e2a7e87b8fc2edee83
parent 02566d52f32d75535baf902f318e4dd31b53b770
Author: Ivan Gankevich <igankevich@ya.ru>
Date:   Tue, 13 Jun 2017 13:33:10 +0300

Translate p1.

Diffstat:
arma-thesis-ru.org | 10++++++++++
1 file changed, 10 insertions(+), 0 deletions(-)

diff --git a/arma-thesis-ru.org b/arma-thesis-ru.org @@ -2454,6 +2454,16 @@ graph G { | ~principal~ | Адрес/идентификатор целевого управляющего объекта (объекта, к которому текущий направляется или возвращается). | | ~dst_ip~ | IP-адрес целевого узла кластера. | +При создании каждому управляющему объекту присваивается адрес родительского +объекта и идентификатор конвейера. Если другие поля не установлены, то +управляющий объект является /upstream/-объектом\nbsp{}--- объектом, который +можно распределить на любой узел кластера и любое ядро процессора для извлечения +параллелизма. Если адрес целевого управляющего объекта установлен, то объект +является /downstream/-объектом\nbsp{}--- объектом, который можно направить +только к целевому, а ядро процессора, на которое будет направлен этот объект, +определяется адресом/идентификатором целевого объекта. Если downstream-объект +предполагается направить на другой узел, то IP-адрес целевого узла должен быть +установлен, иначе система не сможет найти целевой объект. ** Реализация для систем с общей памятью (SMP) **** Алгоритм распределения нагрузки.